Crédito da imagem: TSMC
Os planos da TSMC para os próximos anos permanecem praticamente inalterados, pois a empresa está pronta para produzir em massa chips em sua tecnologia de fabricação N2 (classe de 2 nm) a partir do final de 2025 e no processo de fabricação A16 (classe de 1,6 nm) no final de 2026, anunciou a empresa em sua conferência Open Innovation Platform (OIP) 2024 aqui em Amsterdã, na Holanda.
"O roteiro que você vê aqui é praticamente o mesmo, na verdade é o mesmo roteiro de tecnologia que eu acho que você viu durante o simpósio [de tecnologia] seis meses atrás", disse Dan Kochpatcharin, Chefe de Gerenciamento de Infraestrutura de Design na TSMC. "[…] Temos N2, N2P, que está chegando [às] produções no ano que vem e no ano seguinte. E então [eles são] seguidos por A16."
As palavras 'followed' e o slide mostrando A16 depois de N2P e N2X foram um tanto confusos para mim. Por um lado, o slide que a TSMC compartilhou é muito parecido com o que apresentou em maio . Por outro lado, a mensagem enviada naquela época era que A16, N2P e N2X estariam disponíveis quase ao mesmo tempo, então pedi aos chefes do departamento de RP da TSMC para esclarecer.
Crédito da imagem: TSMC
De fato, todas essas tecnologias de processo estão programadas para estarem prontas para fabricação em alto volume (HVM) no final de 2026. Isso é, claro, até onde a TSMC iria em comentários oficiais, já que a empresa não anunciará previamente produtos para seus clientes alfa que devem chegar ao mercado em algum momento de 2027. Então, vamos especular sobre o posicionamento desses processos de fabricação.
Tecnicamente, N2, N2P, N2X e A16 compartilham muitas similaridades: todos são baseados em transistores nanosheet gate-all-around (GAA). A série N2 usa capacitores super-high-performance metal-isolante-metal (SHPMIM) para reduzir o transistor via resistência para melhorar a eficiência do desempenho, enquanto o A16 usa uma rede de entrega de energia traseira (BSPDN) para melhorá-lo ainda mais.
"O A16 é basicamente N2P [com o] Super Power [Rail], que é nossa inovadora rede de distribuição de energia", disse Dan Kochpatcharin.
Embora, geralmente, um BSPDN permita maior desempenho e melhor eficiência energética, "não há almoço grátis" aqui, como observado por Ken Wang, Diretor de Exploração de Soluções de Design da TSMC. O fornecimento de energia de backside também adiciona problemas térmicos que precisam ser mitigados. Por enquanto, um BSPDN em sua implementação atual é o mais adequado para processadores de IA de nível de data center, um segmento de mercado que a TSMC visa com seu A16 por enquanto.
Quanto ao N2P, ele melhora o desempenho em relação ao N2 típico sem adicionar complexidades associadas a uma entrega de energia traseira, o que é ótimo para dispositivos clientes, como system-on-chips (SoCs) para smartphones e PCs de nível básico. O N2X, é claro, melhora ainda mais o desempenho adicionando voltagens mais altas, o que pode ser um benefício para uma variedade de aplicações, como CPUs de alto desempenho.
Fonte: tomshardware
Nenhum comentário:
Postar um comentário